

用于JPEG XS FPGA IP核



ASTRODESIGN与Fraunhofer IIS合作，利用FPGA开发用于JPEG XS编解码的IP (Intellectual Property) 核，并将其产品化。

JPEG XS

随着视频的高清化，分辨率、比特深度、帧率、色域、亮度越来越高，庞大的数据量成为各方难题。

- XS指“eXtra Small” & “eXtra Speed”
- 视觉损失少
- 低延迟（编解码延时少）

JPEG XS可解决以下问题

使用网络协议传输高分辨率图像，可是…

- ▼ 高分辨率图像的庞大数据量挤占网络
- ▼ 构建稳定传输庞大数据量的系统需要高额成本


MPEG编解码(H.265/MPEG-H HEVC etc.) 格式的压缩率虽好，可是…

- ▼ 图像质量不高
- ▼ 延迟高

用途

- 现场取景
- SMPTE ST 2110系统
- VR
- 数字影院

设计方案



规格

项目	规格	项目	规格
Profile	Light 422.10、Light444.12、Main422.10、Main444.12、High444.12	比特深度	8、10、12、16bit
分辨率	最大 7680 × 4320	压缩率	1/3~1/36
帧率	最大 60p (4K时可达120p)	chord_stream	CBR
色彩空间	RGB、YCbCr	接口	AXI stream
色彩采样	4:4:4、4:2:2、4:2:0	支持	Xilinx、Intel

开始合同开发业务

ASTRODESIGN接受使用JPEG XS FPGA IP核的模块板及产品（摄像机、录像机等）的开发业务，包含以下接口：

- 12G-SDI
- HDMI 2.1
- DisplayPort
- SMPTE ST 2110
- 10GbE/100GbE等

※) 出于改良产品的目的，可能在无通知的情况下更改本目录上的规格，外形等信息。